大規模なアセンブリモデルの構造解析において、隣接部品との接合部以外の自由度を消去した仮想的な包括要素を用いることで、解析時間と使用メモリの削減を図る手法のことです。 あるいは、特定の部品の内部構造を知られないようにしながら変形応答を表現しなければならない場合にも使用されることがあります。